特許
J-GLOBAL ID：200903009648007895

印刷回路基板の製造方法

発明者：
白 泰逸

白 泰逸 について


出願人/特許権者：
ジェサギ ハンクック リミテッド

ジェサギ ハンクック リミテッド について


代理人 (1件)： 小倉 正明
公報種別：公開公報
出願番号（国際出願番号）：特願2006-335152
公開番号（公開出願番号）：特開2008-016801
出願日： 2006年12月12日
公開日（公表日）： 2008年01月24日
要約：
【課題】薬品工程で基板上の除去しにくい微細なスカム,残渣などを除去し表面を改質して深く均質な銅エッチングを可能にし,高品位の印刷回路基板を工程不良を少なく製造する。【解決手段】SAP工程で,銅を含む高導電性膜をPIまたは絶縁基板の表面に被膜し,前記表面にDFRをラミネートする工程前に,前記表面を微細な異物質除去と表面改質を行う第1プラズマ処理段階と;前記段階後レジストパターンが形成され,そのレジストパターン及びレジストパターン間の表面を第1プラズマ処理と同様の処理をする第2プラズマ処理段階と,前記プラズマ処理されたレジストパターン間に,銅めっきを施して回路を形成する第1エッチング段階と;基板上のレジストパターンを除去した後,基板の表面及び銅めっきのスカム除去及び表面改質を行う第3プラズマ処理段階と;前記プラズマ処理された基板を均質にエッチングして電気回路を作製する第2エッチング段階を含む。【選択図】 図2
請求項（抜粋）：
印刷回路基板製造のためのSAP工程において, 銅を含む高導電性膜を,ポリイミドまたは絶縁基板の少なくとも一表面へコーティングあるいはキャスティングして,前記表面にDFRをラミネートする工程前に, 前記表面をプラズマ処理して微細異質物除去と表面改質を経てDFRの密着力を促進する第1プラズマ処理段階と; 前記第1プラズマ処理段階の後,レジストパターンが形成され,該レジストパターン及び該レジストパターンの間の表面を,プラズマ処理してスカム除去と表面改質を行う第2プラズマ処理段階と; 前記プラズマ処理されたレジストパターン間に,銅めっきを施して回路を形成し; 前記基板上に銅のみを残してレジストパターンを除去する第1エッチング段階と; 第1エッチング段階を経て露出した基板の表面及び前記銅めっき面をプラズマ処理して,スカム除去及び表面改質を行う第3プラズマ処理段階と; 前記プラズマ処理された前記基板をエッチングして電気回路を作製する第2エッチング段階を含んで成ることを特徴とする印刷回路基板の製造方法。
IPC (2件)：
H05K 3/18 ,  H05K 3/26
FI (3件)：
H05K3/18 A ,  H05K3/18 G ,  H05K3/26 A
Fターム (16件)：
5E343AA02 ,  5E343AA12 ,  5E343AA15 ,  5E343AA17 ,  5E343AA18 ,  5E343BB16 ,  5E343BB24 ,  5E343BB67 ,  5E343DD33 ,  5E343DD43 ,  5E343DD76 ,  5E343EE36 ,  5E343EE46 ,  5E343ER16 ,  5E343ER18 ,  5E343GG08
引用特許：
出願人引用 (1件)
  • 特許第2525030号公報
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM