特許
J-GLOBAL ID：200903009668333926
DDRSDRAMでデ-タストロ-ブ信号を制御するための方法及び装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
瀬谷 徹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-307769
公開番号（公開出願番号）：特開2000-173267
出願日： 1999年10月28日
公開日（公表日）： 2000年06月23日
要約：
【要約】【課題】 データストローブ信号を制御する方法及び装置を提供する。【解決手段】 DDR SDRAMでプリアンブル及びポストアンブル状態を有するデータストローブ信号を制御するための方法において、第1制御信号によりデータが出力される区間とプリアンブル区間及びポストアンブル区間の各区間以外の区間で上記データストローブ信号(DQS)をハイインピーダンス(HI-Z)状態で制御して、第2制御信号により上記データストローブ信号の上記プリアンブル状態が始まる時点を制御することを特徴とする。
請求項（抜粋）：
DDR SDRAMでプリアンブル及びポストアンブル状態を有するデータストローブ信号を制御するための方法において、第1制御信号によりデータが出力される区間とプリアンブル区間及びポストアンブル区間の各区間以外の区間で上記データストローブ信号(DQS)をハイインピーダンス(HI-Z)状態で制御し、第2制御信号により上記データストローブ信号の上記プリアンブル状態が始まる時点を制御することを特徴とするデータストローブ信号制御方法。
IPC (2件)：
G11C 11/407
, G06F 12/00 564
G11C 11/34 362 S
, G06F 12/00 564 A
