特許
J-GLOBAL ID：200903009681778163
マルチCPUシステムのリセット方式
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-087413
公開番号（公開出願番号）：特開平5-290008
出願日： 1992年04月09日
公開日（公表日）： 1993年11月05日
要約：
【要約】 (修正有)【目的】 複数のサブラックに分散実装されているCPUユニットが一本のリセット線を介してシステムリセットを行え、且システムリセットと個別バスリセットを分離可能とする。【構成】 外部バス9とサブラック内の内部バス8とを接続する共通バスバッファユニット3-1 〜3-3 に、リセット線の信号伝達方向を制御する方向レジスタ33を設け、それに設定する方向設定データによってリセット信号の伝達方向を任意に設定できるようにし、任意のCPUユニットから他の全てのCPUユニットをリセットできるようにした構成である。また、リセット線81からリセット信号を受信したCPUユニット2-1 が個別バス10で接続されている配下の個別I/Oユニット7-1 〜7-3 に受信したリセット信号をそのまま送出するかしないかを設定する個別バスリセットレジスタ22をCPUユニット2-1 内に設ける。
請求項（抜粋）：
複数のサブラック(1-1,1-2,1-3) のそれぞれに実装されたCPUユニット(2-1,2-2,2-3) が、リセット線(81,91) を含み、サブラック内の内部バス(8),サブラック間の外部バス(9),内部バスと外部バスとを接続する共通バスバッファユニット(MBBF、3-1 〜3-3)からなる共通バスを介して接続されているマルチCPUシステムにおいて、該バスバッファユニット(MBBF、3-1 〜3-3)内に、リセット線の信号伝達方向を制御する方向レジスタ(33)を設け、該方向レジスタ(33)に設定する方向設定データによって、リセット信号の伝達方向を任意に設定できるようにし、任意のCPUユニットから他の全てのCPUユニットをリセットできるようにしたことを特徴とするマルチCPUシステムのリセット方式。
IPC (2件)：
G06F 15/16 420
, G06F 1/24
