特許

J-GLOBAL ID：200903009688001911

半導体装置の製造方法

発明者： 石山 謙吾 ,  大脇 健史 ,  多賀 康訓
出願人/特許権者： 株式会社豊田中央研究所
代理人 (1件)： 吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-119238
公開番号（公開出願番号）：特開平9-306867
出願日： 1996年05月14日
公開日（公表日）： 1997年11月28日
要約：

【要約】【課題】 低抵抗C54構造のチタンシリサイドの製造プロセスが複雑で、かつ相変化によるチタンシリサイドの体積変化により半導体素子が劣化する。【解決手段】 拡散層2等のシリコン表面に原子状水素を照射して表面付近におけるシリコンのダングリングボンドを水素で埋め表面を安定化させる。原子状水素照射後に、シリコン表面上にチタン膜を形成し、アニール処理を施してシリコンとチタン膜との界面にチタンシリサイド層を形成する。シリコン表面上にチタン膜を形成する前に、原子状水素を照射すると水素がバリヤとなりチタンとシリコンの反応が抑制される。そして、アニール処理を施し雰囲気温度を例えば700°Cとするとシリコン基板内の水素が脱離して、シリコンとチタンとの界面で急激にシリサイド化反応が進み、チタンシリサイドのC54構造が形成される。このため、チタンシリサイドを相変化させる必要がなく、相変化による体積変化を抑制することができる。

請求項（抜粋）：

シリコン基板またはシリコン膜表面に原子状水素を照射する工程と、前記原子状水素照射後、前記シリコン基板またはシリコン膜上にチタン膜を形成する工程と、前記チタン膜形成後、アニール処理を施して前記シリコン基板またはシリコン膜と、前記チタン膜との界面にチタンシリサイド層を形成する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/28 301 ,  H01L 21/3205

FI (2件)：

H01L 21/28 301 T ,  H01L 21/88 Q