特許
J-GLOBAL ID：200903009693563073

横電界方式の液晶表示装置用アレイ基板及びそのアレイ基板を含む表示装置の駆動方法

発明者：
チェ サンホ

チェ サンホ について

, 
パク チョンジン

パク チョンジン について


出願人/特許権者：
エルジー.フィリップス エルシーデー カンパニー,リミテッド

エルジー.フィリップス エルシーデー カンパニー,リミテッド について


代理人 (7件)： 岡部 正夫 ,  加藤 伸晃 ,  岡部 讓 ,  臼井 伸一 ,  越智 隆夫 ,  朝日 伸光 ,  三山 勝巳
公報種別：公開公報
出願番号（国際出願番号）：特願2007-111162
公開番号（公開出願番号）：特開2007-298983
出願日： 2007年04月20日
公開日（公表日）： 2007年11月15日
要約：
【課題】本発明は、液晶の応答速度を向上させて正確な画像表現を行う横電界方式の液晶表示装置に関する。【解決手段】本発明は、第1基板上に形成される画素電極と;前記第1基板上に、前記画素電極と平行で交互に配列される共通電極と;前記第1基板上に、前記画素電極及び共通電極と同時に交差する方向に形成される第1電極と;前記第1基板上に、前記第1電極と平行に形成される第2電極とを含む横電界方式の液晶表示装置を提供して、映像データの入力による液晶応答後、次の映像データの入力のためのフォーリング挙動が迅速に行われるために、液晶表示パネルの正確な映像表現が可能である。また、横電界方式の液晶表示装置のみならず、通常のTNモード液晶表示装置等にも別途の追加電極によって十分に応用され、液晶表示装置の高品質の画質を保障する一つの方法として充分に活用可能である。【選択図】図3
請求項（抜粋）：
画素領域を有する基板上に形成されるゲート配線と; 前記ゲート配線と交差して前記画素領域を定義するデータ配線と; 前記画素領域内に形成される画素電極と; 前記画素領域内に形成されて、前記画素電極と平行で交互に配列される共通電極と; 前記画素領域内に形成されて、前記画素電極及び共通電極と交差する第1電極と; 前記画素領域内に形成されて、前記第1電極と平行で交互に配列される第2電極とを含むことを特徴とする横電界型の液晶表示装置用アレイ基板。
IPC (3件)：
G02F 1/134 ,  G02F 1/136 ,  G02F 1/133
FI (4件)：
G02F1/1343 ,  G02F1/1368 ,  G02F1/133 550 ,  G02F1/133 570
Fターム (14件)：
2H092GA13 ,  2H092GA14 ,  2H092JA24 ,  2H092JB05 ,  2H092JB42 ,  2H092KB11 ,  2H092NA05 ,  2H093NA16 ,  2H093NA79 ,  2H093NC18 ,  2H093NC34 ,  2H093NC40 ,  2H093ND33 ,  2H093NE03
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM