特許

J-GLOBAL ID：200903009694771230

MOSトランジスタの製造方法

発明者： 須田 核太郎
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-279785
公開番号（公開出願番号）：特開平6-132523
出願日： 1992年10月19日
公開日（公表日）： 1994年05月13日
要約：

【要約】【目的】 トランジスタ性能を安定的に保持できかつ歩留のよい多層半導体膜からなるゲートを有するMOSトランジスタの製造方法を提供することである。【構成】 本発明では、N型半導体基板1上にゲート酸化膜101を介して複数のポリシリコン膜201,202を堆積する際にポリシリコン膜201,202の界面に形成される巻込み酸化膜114を効率よく破壊して、複数のポリシリコン膜201,202からなるゲートを有するMOSトランジスタを製造する方法について開示する。まず、複数のポリシリコン膜201,202をゲート酸化膜114を介してN型半導体基板上1に順次形成し、複数のポリシリコン膜201,202の界面に形成される巻込み酸化膜114に対して堆積させたポリシリコン膜202の表面から界面までの距離と投影飛程とがほぼ等しくなるようにイオン注入を行ない、イオン注入後熱処理を行なうことで界面に形成される巻込み酸化膜114を効率よく破壊する。

請求項（抜粋）：

半導体基板上に絶縁膜を介して形成される複数の半導体膜からなるゲートを有するMOSトランジスタの製造方法であって、前記複数の半導体膜を前記半導体基板上に順次堆積する工程と、前記工程において半導体膜の各界面に形成される酸化膜に対して、前記堆積された半導体膜の表面から前記各界面までの距離と投影飛程とがほぼ等しくなるようにイオン注入を行なう工程と、前記イオン注入後、熱処理を施す工程とを備え、前記イオン注入により注入されるイオンが、前記絶縁膜に接する半導体膜を通過し、前記絶縁膜または前記半導体基板中に導入されないように、堆積する前記半導体膜の膜厚を予め所定の厚さに設定しておくことを特徴とするMOSトランジスタの製造方法。

IPC (4件)：

H01L 29/784 ,  H01L 21/28 301 ,  H01L 29/62 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 G ,  H01L 29/78 301 P