特許

J-GLOBAL ID：200903009695841135

半導体装置の製造方法

発明者： 宇佐美 光雄 ,  田勢 隆
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平11-058066
公開番号（公開出願番号）：特開2000-260745
出願日： 1999年03月05日
公開日（公表日）： 2000年09月22日
要約：

【要約】 (修正有)【課題】シリコンオンインシュレータウェハを利用して薄型半導体をに加工する際に、表面のデバイス層をエッチャントがアッタクしないように強力な表面保護処理をする必要があっために経済的かつ能率のよい薄型加工が困難であった。【解決手段】シリコンオンインシュレータウェハ14の主面側を接着層をもつシート13によって固定して、上記ウェハの主面と逆の面を吹き上げガイド16からのエッチャントにさらし、上記エッチャントは上記ウェハの周囲から上記接着層に触れないように吸い込ませる。

請求項（抜粋）：

シリコンオンインシュレータウェハの主面側を接着層をもつシートによって固定して、上記ウェハの主面と逆の面を吹き上げガイドからのエッチャントにさらし、上記エッチャントを上記ウェハの周囲から上記接着層に触れないように吸い込むことを特徴とする半導体装置の製造方法。

FI (2件)：

H01L 21/306 B ,  H01L 21/306 J

Fターム (10件)：

5F043AA02 ,  5F043BB02 ,  5F043DD13 ,  5F043DD30 ,  5F043EE07 ,  5F043EE08 ,  5F043EE24 ,  5F043EE33 ,  5F043EE35 ,  5F043GG10