特許

J-GLOBAL ID：200903009708386190

半導体装置およびその製造方法

発明者： 吉川 功
出願人/特許権者： 富士電機ホールディングス株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2002-168129
公開番号（公開出願番号）：特開2005-032736
出願日： 2002年06月10日
公開日（公表日）： 2005年02月03日
要約：

【課題】発振を防止して、大きな動作領域(活性領域)を確保できる半導体装置およびその製造方法を提供する。【解決手段】複数個に分割された活性領域を有するIGBTで、ゲート電極53に開口部21を開けて、電流狭窄部22を形成し、この電流狭窄部22をゲート容量とゲート配線66とで構成されるLC回路の発振抑制抵抗として利用して、IGBTのターンオフ時の発振現象を防止する。【選択図】 図1

請求項（抜粋）：

半導体基板が、その一主面上に絶縁膜を介して設けられるゲート電極と、このゲート電極への電圧印加により制御される主電流を半導体基板に流す主電極と、をそれぞれ有する複数の領域とし、前記ゲート電極に接続すゲートパッド電極と、このゲートパッド電極と接続するゲート配線とを有する半導体装置において、 前記ゲート電極と、前記ゲートパッド電極と、前記ゲート配線とで構成される電流経路内に抵抗部を形成することを特徴とする半導体装置。

IPC (1件)：

H01L29/78

FI (4件)：

H01L29/78 652Q ,  H01L29/78 652S ,  H01L29/78 655F ,  H01L29/78 655G