特許

J-GLOBAL ID：200903009756277963

直接メモリアクセス・コントローラおよび方法

発明者： フランクリン、エイチ.ストーリー ,  スーブラマニアン、エス.メイヤパン
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公表公報
出願番号（国際出願番号）：特願2002-511182
公開番号（公開出願番号）：特表2004-503871
出願日： 2001年06月11日
公開日（公表日）： 2004年02月05日
要約：

【課題】フライバイモード、デュアルサイクルモードおよびフロースルーモードのいずれかで動作可能な新規で洗練されたDMAコントローラ。【解決手段】一実施形態のDMAコントローラは、パラメータ化可能な数のチャネルをサポートし、各チャネルは上述した動作モードの一つをサポートする。一実施形態のDMAコントローラは、ホストバス上のバスマスタとして作用し、システム上の全デバイスと接続する能力をもつ。一実施形態のDMAコントローラは、ホストバス上でゼロウェイト状態のシーケンシャル伝送を行うために最適化される。一実施形態のDMAコントローラはまた、DMAコントローラに接続される一つ以上のマスタがホストバスへのアクセスを要求するとき、異なるチャネルの間での調停を選択するためのプログラム可能な優先権をもつ内部アービタを内蔵する。本発明の利点は、バスマスタ・デバイスはホストバスの負荷を軽減するため、システムの性能が著しく改善されることである。他の利点は、本発明がシステムにより多くのデバイスを追加する簡易な手段を有することである。【選択図】図1

請求項（抜粋）：

ホストプロセッサと、 前記プロセッサに接続されるホストバスと、 前記ホストバスに接続されるメモリユニットと、 前記ホストバスに接続される複数態様の直接メモリアクセス(DMA)コントローラと、を備え、 前記DMAコントローラは、バスマスタリング機能をもち、フライバイモード、フロースルーモードおよびデュアルサイクルモードで動作可能であることを特徴とするデータ処理システム。

IPC (1件)：

G06F13/28

FI (1件)：

G06F13/28 310E

Fターム (6件)：

5B061BA01 ,  5B061BA03 ,  5B061BB16 ,  5B061DD01 ,  5B061DD08 ,  5B061DD11