特許
J-GLOBAL ID：200903009760165266
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-087545
公開番号（公開出願番号）：特開2001-274417
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
要約：
【要約】【課題】高電圧印加時に形成される空乏層の曲率を緩和して耐圧を向上させることができる半導体装置を提供する。【解決手段】半導体基板11には、エピタキシャル層12が形成されている。半導体基板11及びエピタキシャル層12には、アノード層13A、13Bが形成され、さらにこのアノード層と所定の間隔を有し、アノード層13A、13Bを取り囲むようにリング状のガードリング層14A、14Bが形成されている。さらに、前記エピタキシャル層12には、ガードリング層14A、14Bと所定の間隔を有し、このガードリング層を取り囲むように、ガードリング層14A、14Bの深さよりも浅いリング状のガードリング層15が形成されている。
請求項（抜粋）：
半導体層に形成された第1の拡散層と、前記第1の拡散層と所定の間隔を有し、前記第1の拡散層を取り囲むように、前記半導体層に形成されたリング状の第2の拡散層と、前記第2の拡散層と所定の間隔を有し、前記第2の拡散層を取り囲むように、前記半導体層に前記第2の拡散層の深さよりも浅く形成されたリング状の第3の拡散層と、を具備することを特徴とする半導体装置。
IPC (3件)：
H01L 29/861
, H01L 29/78 652
, H01L 21/329
H01L 29/78 652 P
, H01L 29/91 D
, H01L 29/91 B
