特許
J-GLOBAL ID：200903009767198984
フレーム同期回路
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-179586
公開番号（公開出願番号）：特開平8-023329
出願日： 1994年07月07日
公開日（公表日）： 1996年01月23日
要約：
【要約】【目的】一つの同期部より構成することで回路構成及び動作の簡単なフレーム同期回路を提供する。【構成】同期検出後に行なった疑似同期検出によって前記同期が疑似同期であった場合には、疑似同期発生直後にフレーム同期パターン検出部より出力されるSYNCパルスをマスク部にて1回マスクすることで、疑似同期判定直後に再び疑似同期パターンが入力される場合であってもこの検出位置を無視して次のフレーム同期パターンから検出を行なう。
請求項（抜粋）：
入力した受信データ中からフレーム同期パターンを検出してSYNCパルスを出力するフレーム同期パターン検出部と、該フレーム同期パターン検出部の出力端と接続しマスク信号に基づいて前記SYNCパルスを出力若しくはマスクするマスク部と、該マスク部の出力端と接続し前記SYNCパルスに基づいて正しい同期を検出する同期部と、該同期部はフレームパルスの出力のタイミングと一致するSYNCパルスを検出してリセット信号を出力する同期判定部と、該リセット信号入力時からカウントを開始して所定のカウント数にてフレームパルスを出力するフレームパルスカウンタとより構成し、更に前記同期部において検出した同期に対してCRCチェックやパリティチェック等の誤り検出方法により疑似同期検出を行なって疑似同期検出時にマスク信号を出力する疑似同期検出部とより構成するフレーム同期回路。
IPC (4件)：
H04L 7/08
, H04J 3/06
, H04L 1/00
, H04L 7/00
