特許
J-GLOBAL ID：200903009768372686

行列リオーダリング方法及び装置並びに電子回路シミュレーション方法及び装置

発明者：
蜂屋 孝太郎

蜂屋 孝太郎 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-102163
公開番号（公開出願番号）：特開2001-290796
出願日： 2000年04月04日
公開日（公表日）： 2001年10月19日
要約：
【要約】【課題】ガウス消去処理を複数のプロセッサを用いて並列実行する場合に、従来に比べガウス消去処理の高速化を図る。【解決手段】ガウス消去法を電子計算機によって並列実行して解を求める線形連立方程式の係数に対応する構造を有する係数行列の行列順序を決定する行列リオーダリングを行う際に、N行×N列の係数行列中の第i番目(iは1〜N)から第N番目までのピボットにおける非ゼロの要素の数に対応する次数degが、最小値mindegに所定の値α(αは1〜3)を加えたもの以下であって、かつ、第i番目から第N番目までのピボットのうちでクリティカルパス長が最小の第p番目のピボットを求め(S306)、第pピボットと第iピボットを入れ替える処理を行う(S308)。これを繰り返してすべてのピボットの入れ替えを行うことで行列のリオーダリングを終了する(S304〜S316)。
請求項（抜粋）：
ガウス消去法を電子計算機によって並列実行して解を求める線形連立方程式の係数に対応する構造を有する係数行列の行列順序を決定する行列リオーダリング方法であって、係数行列中の非ゼロの要素の数と、ガウス消去法における累積的な処理時間に対応する値とに基づいて、第1の行及び列と、入れ替えるべき第2の行及び列を決定する第1の過程と、第1の過程で決定された第1の行及び列と第2の行及び列とを入れ替える第2の過程とを有することを特徴とする行列リオーダリング方法。
IPC (2件)：
G06F 17/12 ,  G06F 17/50 662
FI (2件)：
G06F 17/12 ,  G06F 17/50 662 G
Fターム (5件)：
5B046AA08 ,  5B046BA03 ,  5B046JA04 ,  5B056AA04 ,  5B056BB02
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM