特許

J-GLOBAL ID：200903009790415038

絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法

発明者： 宮下 桂
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-366091
公開番号（公開出願番号）：特開2004-200335
出願日： 2002年12月18日
公開日（公表日）： 2004年07月15日
要約：

【課題】シリコン基板上のSi1-xGex層を用いた素子構造において、電流駆動能力の高いMISFETを含む半導体装置及びその製造方法を提供することにある。【解決手段】シリコン基板101上に、Si1-xGex層103を形成し、このSi1-xGex層103にMISFETを形成する。ソース層及びドレイン領域106,107の接合深さを、前記Si1-xGex層103とシリコン層とが接する面を越えないようにする。【選択図】 図1

請求項（抜粋）：

シリコンからなる表面領域を有する半導体基体と、 前記半導体基体上に形成されたシリコンとゲルマニウムからなる混晶半導体層と、 前記混晶半導体層上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、 前記ゲート絶縁膜下の混晶半導体層を挟むと共に、その接合深さが前記混晶半導体層を越えないように前記混晶半導体層に形成されたソース及びドレイン領域とを 有することを特徴とする絶縁ゲート型電界効果トランジスタを含む半導体装置。

IPC (3件)：

H01L29/78 ,  H01L21/336 ,  H01L29/786

FI (4件)：

H01L29/78 301B ,  H01L29/78 618B ,  H01L29/78 616A ,  H01L29/78 618E

Fターム (68件)：

5F110AA01 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE02 ,  5F110EE05 ,  5F110EE08 ,  5F110EE09 ,  5F110EE31 ,  5F110FF01 ,  5F110FF02 ,  5F110FF04 ,  5F110FF29 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG19 ,  5F110GG24 ,  5F110GG32 ,  5F110GG34 ,  5F110GG42 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL11 ,  5F110HM15 ,  5F110NN02 ,  5F110NN23 ,  5F110NN62 ,  5F110QQ11 ,  5F140AA01 ,  5F140AC28 ,  5F140BA01 ,  5F140BA05 ,  5F140BA17 ,  5F140BB18 ,  5F140BC06 ,  5F140BC12 ,  5F140BC19 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG14 ,  5F140BG34 ,  5F140BG38 ,  5F140BG46 ,  5F140BH14 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK34 ,  5F140BK39 ,  5F140CA02 ,  5F140CA03 ,  5F140CB04 ,  5F140CC03 ,  5F140CF04