半導体記憶装置

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-019532
公開番号（公開出願番号）：特開平7-230693
出願日： 1994年02月16日
公開日（公表日）： 1995年08月29日
要約：

【要約】【目的】メモリセルの記憶ノードに対する書き込み終了直後における放射線入射に対する記憶データの耐性を高め、ソフトエラーの発生率を減少させることが容易に可能になる半導体記憶装置を提供する。【構成】半導体基板上に形成されるPMOSトランジスタのN型基板領域を外部から供給される電源より高い電位にバイアスする基板バイアスを出力する基板バイアス発生回路14と、メモリセルが行列状に配置されたメモリセルアレイと、メモリセルアレイにおける同一行のメモリセルに接続されたワード線WL1と、ワード線の選択時に上記ワード線に“H”レベルを出力するためのPMOSトランジスタT25を有するワード線駆動回路12とを具備し、前記基板バイアス発生回路の出力VPPがワード線駆動回路のPMOSトランジスタのN型基板領域21に供給されると共にその電源として供給されることを特徴とする。

請求項（抜粋）：

半導体基板上に形成されるPMOSトランジスタのN型基板領域を外部から供給される電源より高い電位にバイアスする基板バイアスを出力する基板バイアス発生回路と、メモリセルが行列状に配置されたメモリセルアレイと、上記メモリセルアレイにおける同一行のメモリセルに接続されたワード線と、上記ワード線の選択時に上記ワード線に“H”レベルを出力するためのPMOSトランジスタを有するワード線駆動回路とを具備し、前記基板バイアス発生回路の出力が前記ワード線駆動回路のPMOSトランジスタのN型基板領域に供給されると共にその電源として供給されることを特徴とする半導体記憶装置。

IPC (6件)：

G11C 11/413 , G11C 11/418 , H01L 27/04 , H01L 21/822 , H01L 21/8244 , H01L 27/11

FI (4件)：

G11C 11/34 335 C , G11C 11/34 301 B , H01L 27/04 G , H01L 27/10 381

引用特許：

審査官引用 (2件)

特開平3-086995
半導体記憶装置
公報種別：公開公報出願番号：特願平3-282682 出願人：株式会社日立製作所

前のページに戻る