特許
J-GLOBAL ID：200903009829032603
半導体装置の試験装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-114781
公開番号（公開出願番号）：特開平6-324125
出願日： 1993年05月17日
公開日（公表日）： 1994年11月25日
要約：
【要約】【目的】 半導体装置の特性にかかわらず、高速かつ正確に半導体装置の特性の良否を試験することができる半導体装置の試験装置を提供する。【構成】 半導体記憶装置1の全試験領域の一部である第1試験領域において、入力信号発生回路11から出力する所定のデータを半導体記憶装置1に記憶させ、読出したデータを出力信号判定回路12が良否判定を行ない、その良否結果を判定結果記憶メモリ14へ出力する。CPU13は判定結果記憶メモリに記憶されている判定結果を基に、判定結果が良または不良に変化する境界点の試験条件を含む試験条件を決定する。この試験条件により入力信号発生回路11および出力信号判定回路12を用いて半導体記憶装置1の全試験領域に対する試験を行ない、特性の良否判定を行なう。
請求項（抜粋）：
複数の試験条件に対する半導体装置の特性の良否について試験を行なう半導体装置の試験装置であって、前記半導体装置の全試験領域の一部である第1試験領域において、前記複数の試験条件に対する前記半導体装置の特性の良否について試験を行なう第1試験手段と、前記第1試験手段により得られた特性の良否結果を基に、少なくとも前記特性の良否が変化する第1試験条件を含み、前記複数の試験条件の一部である第2試験条件を決定する決定手段と、前記半導体装置の全試験領域において、前記決定手段により決定された第2試験条件に対する前記半導体装置の特性の良否について試験を行なう第2試験手段とを含む半導体装置の試験装置。
IPC (2件)：
G01R 31/318
, G11C 29/00 303
