特許
J-GLOBAL ID：200903009839606756
レベル変換回路
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-285970
公開番号（公開出願番号）：特開平6-069781
出願日： 1991年10月31日
公開日（公表日）： 1994年03月11日
要約：
【要約】【目的】高速に、かつ低消費電力で動作するレベル変換回路を提供する。【構成】第1CMOSインバータ(MP11,MN11)より第2CMOSインバータ(MP12,13)の論理しきい電圧は低くされ、入力信号(VIN),第2CMOSインバータの出力,弁別用参照電圧(Vbb)等が供給された電流制御回路(MP13,MP14,MP15,MP16)の電流はカレントミラー回路(MN14,MN12)に供給される。【効果】入力信号(VIN)の信号レベルが充分低下すると、電流制御回路およびカレントミラー回路の電流が遮断され、低消費電力動作が可能となる。かくして、TTLレベルの信号はCMOSレベルに変換される。
請求項（抜粋）：
第1動作電位点と第2動作電位点との間に接続された第1のCMOSインバータと、上記第1動作電位点と第3動作電位点との間に接続された第2のCMOSインバータと、そのソース・ドレイン経路が直列接続された第1導電チャンネル型の第1,第2および第3のMOSFETと、上記第1のMOSFETのソース・ドレイン経路と並列に接続されたインピーダンス素子と、そのドレインとそのゲートが上記第3のMOSFETのドレインに接続された第2導電チャンネル型の第4のMOSFETと、そのゲートが上記第4のMOSFETに接続された第2導電チャンネル型の第5のMOSFETとを具備してなり、上記第5のMOSFETのソース・ドレイン経路を介して上記第1のCMOSインバータと上記第2動作電位点とが接続され、上記第1のCMOSインバータの入力と上記第2のCMOSインバータの入力と上記第1のMOSFETのゲートとを入力信号に応答せしめ、上記第2のMOSFETのゲートを上記第2のCMOSインバータの出力に応答せしめ、上記第3のMOSFETのゲートに参照電圧を印加せしめ、上記第3動作電位点の電位を所定の値に設定することによって上記第2のCMOSインバータの論理しきい電圧が上記入力信号のハイレベルとローレベルの中間値よりも上記第3動作電位点の側に設定されていることを特徴とするレベル変換回路。
IPC (2件)：
前のページに戻る
