動的命令変換機能を有するプロセッサシステム、該プロセッサシステムを備えたコンピュータにて実行されるバイナリートランスレーションプログラム及びそのプロセッサシステムを実装した半導体デバイス

発明者： , ,
出願人/特許権者：
代理人 (1件)：小川勝男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-112354
公開番号（公開出願番号）：特開2002-312180
出願日： 2001年04月11日
公開日（公表日）： 2002年10月25日
要約：

【要約】【課題】異種プロセッサ用命令列実行時の命令変換及び最適化処理オーバヘッドを削減し,同時に,変換後命令列高速処理,プロセッサ高速周波数動作及び低消費電力化を実現する。【解決手段】元命令列解釈実行処理流104,命令変換・最適化処理流105と元命令列先読み処理流103を独立させ,チップマルチプロセッサ形式や,1個の命令実行制御部で同時に複数の処理流を実行する形式でプロセッサを構成して上記複数処理流を並列処理する。さらに,命令変換・最適化処理流105は,複数処理流を生成する形で変換後命令列を構成し,元命令列解釈実行処理流104は,各命令解釈実行時に命令変換・最適化処理流105に生成された当該命令に対応する変換後命令列が存在する場合にこれを実行する。【効果】上記課題を解決し,さらに元命令列読込み処理オーバヘッドを削減する。

請求項（抜粋）：

異なるハードウェアプラットフォーム向けの命令バイナリコードプログラムを動的に自身の命令バイナリコードに変換しながらプログラム実行を行う動的命令変換機能を有するプロセッサシステムにおいて,前記異なるハードウェアプラットフォーム向けの命令バイナリコードプログラムから1命令づつ読み出し,該1命令づつをソフトウェアを介して解釈実行する処理流と,前記1命令づつ必要に応じて自身の命令バイナリコードに変換し,前記1命令づつ蓄積し,該蓄積された命令バイナリコード列を必要に応じて最適化する処理流を独立させ,並列に処理することを特徴とする動的命令変換機能を有するプロセッサシステム。

IPC (2件)：

G06F 9/45 , G06F 9/30 310

FI (3件)：

G06F 9/30 310 E , G06F 9/44 320 C , G06F 9/44 322 F

Fターム (6件)：

5B033AA11 , 5B033AA12 , 5B033BA03 , 5B081AA07 , 5B081CC32 , 5B081DD01

前のページに戻る