特許

J-GLOBAL ID：200903009854127376

半導体装置の製造方法及び半導体装置

発明者： 堀尾 卓司
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 亀谷 美明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-282371
公開番号（公開出願番号）：特開2000-114244
出願日： 1998年10月05日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】 孔の形状不良を防止し,ショート等の電気的不良を低減することができる半導体装置の製造方法及び半導体装置を提供する。【解決手段】 本発明にかかる半導体装置の製造方法では,シリコン基板100上にBPSG膜110を形成した後に,BPSG膜110のコンタクト孔118(図4)を形成する位置に所定の深さまで達しコンタクト孔118より大径の予備孔120を形成する。これにより,ポリシリコン膜112(図4)の側部に形成されるポリシリコンサイドウォール114(図4)は,同時に予備孔120の側壁にも形成されることとなる。結果として,ポリシリコン膜112とポリシリコンサイドウォール114とからなるエッチングマスク116(図4)を用いて,形状不良のないコンタクト孔118(図4)を形成することができる。

請求項（抜粋）：

半導体基板上に積層された絶縁層へ孔を形成する孔形成工程を含む,半導体装置の製造方法であって:前記孔形成工程は;前記絶縁層の前記孔の形成予定位置に,前記絶縁層の所定深さまで達する前記孔より大径の予備孔を形成する,工程と;前記予備孔の内側壁に所定の厚みの保護壁を形成して,前記孔の上方部分を形成する,工程と;前記保護壁をエッチングマスクとして,前記予備孔の底部に,前記予備孔より小径の前記孔の下方部分を形成する,工程と;を含むことを特徴とする,半導体装置の製造方法。

IPC (3件)：

H01L 21/3065 ,  H01L 21/3213 ,  H01L 21/768

FI (3件)：

H01L 21/302 M ,  H01L 21/88 D ,  H01L 21/90 C

Fターム (27件)：

5F004AA11 ,  5F004BA04 ,  5F004CB02 ,  5F004CB16 ,  5F004DB02 ,  5F004DB06 ,  5F004EA12 ,  5F004EA17 ,  5F004EA25 ,  5F004EA26 ,  5F004EA33 ,  5F004EB01 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ74 ,  5F033QQ75 ,  5F033RR06 ,  5F033RR15 ,  5F033XX01 ,  5F033XX04 ,  5F033XX31

引用特許：

出願人引用 (2件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-002108   出願人：日本電気株式会社
• 特開平4-005823
  

審査官引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-002108   出願人：日本電気株式会社