特許
J-GLOBAL ID：200903009859121457
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-345470
公開番号（公開出願番号）：特開平10-189765
出願日： 1996年12月25日
公開日（公表日）： 1998年07月21日
要約：
【要約】 (修正有)【課題】 エミッタ引き出し電極とゲート電極を共用化するBiCMOSの製造方法において、エミッタ引き出し電極に、PMOSのソース・ドレインおよびグラフトベース形成時の高濃度P型不純物が注入されるのを防止する。【解決手段】 エミッタ引き出し電極上のみに絶縁膜を残し、ゲート電極と同時にパターニングすることにより、PMOSのソース・ドレインおよびグラフトベース形成時の高濃度のP型不純物がエミッタ引き出し電極に注入されるのを防止し、エミッタ抵抗の上昇、ばらつきを防止する。
請求項（抜粋）：
半導体基板の表面にゲート酸化膜を形成し、エミッタコンタクトを開口する工程と、前記ゲート酸化膜上に導電膜と絶縁膜を形成する工程と、前記エミッタコンタクト領域を含む領域に前記絶縁膜を選択的に残す工程と、ゲート電極を形成するためのマスクを形成する工程と、ゲート電極、エミッタ引き出し電極を同時に形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/8238
, H01L 27/092
, H01L 21/8222
, H01L 27/06
H01L 27/08 321 A
, H01L 27/06 101 U
