特許
J-GLOBAL ID：200903009889278601
電圧制御型発振回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-300457
公開番号（公開出願番号）：特開2002-111450
出願日： 2000年09月29日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】 電圧制御型発振回路の低電圧化を図る。【解決手段】 CMOSインバータIN1 〜IN3 を構成する両トランジスタのドレイン間の接続点と、接地電位との間にNチャネルMOSトランジスタからなる制御用トランジスタTC1 〜TC3 を接続し、制御用トランジスタTC1 〜TC3 のゲートに制御電圧VC を印加する。これによって制御用トランジスタTC1 〜TC3 には制御用電流Idが流れるから、結果的にインバータIN1 〜IN3 を流れるインバータ電流Ifが変化することになって、発振出力の発振周波数が変化する。このとき、制御用トランジスタTC1 〜TC3 は、CMOSインバータIN1 〜IN3 の両トランジスタのドレイン間の接続点と接地との間に接続されているから、制御用トランジスタTC1 〜TC3 をCMOSインバータIN1 〜IN3 と直列に接続する場合に比較して、低電圧化を図ることができる。
請求項（抜粋）：
リング接続された奇数個のインバータと、当該インバータの出力ラインに接続され且つインバータに流れる電流を制御する電流制御手段と、を備えることを特徴とする電圧制御型発振回路。
IPC (2件)：
FI (2件)：
Fターム (3件)：
5J043AA03
, 5J043AA22
, 5J043LL01
