特許

J-GLOBAL ID：200903009914757358

DMA制御方式

発明者： 堀江 一宏
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-035337
公開番号（公開出願番号）：特開平5-233526
出願日： 1992年02月21日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】 DMA転送時に異常が発生してもCPUにバスの使用権を渡すことにより、エラー処理を迅速に実行してエラー解析を容易にすることにある。【構成】 メモリ1と、周辺装置3と、この周辺装置3とメモリ1とのデータ転送を制御するDMA制御部9と、このDMA制御部9から前記メモリと周辺装置部とのデータ転送の許可を要求するDMA要求信号が入力されると当該DMA制御部に当該データ転送を許可するDMA許可信号を出力するCPU11と、このCPUからのDMA許可信号に応答して前記DMA制御部により前記メモリと周辺装置とのデータ転送が制御されて当該データ転送中の異常を検出する異常検出手段と、この異常検出手段により異常を検出すると前記DMA制御部からCPUに出力されるDMA要求信号を停止する手段と、を備えたことを特徴とすることにある。

請求項（抜粋）：

メモリと、周辺装置と、この周辺装置とメモリとのデータ転送を制御するDMA制御部と、このDMA制御部から前記メモリと周辺装置部とのデータ転送の許可を要求するDMA要求信号が入力されると当該DMA制御部に当該データ転送を許可するDMA許可信号を出力するCPUと、このCPUからのDMA許可信号に応答して前記DMA制御部により前記メモリと周辺装置とのデータ転送が制御されて当該データ転送中の異常を検出する異常検出手段と、この異常検出手段により異常を検出すると前記DMA制御部からCPUに出力されるDMA要求信号を停止する手段と、を備えたことを特徴とするDMA制御方式。

引用特許：

審査官引用 (3件)

• 特開昭59-210598
  
• 特開昭62-156982
  
• 特開平4-051348