特許

J-GLOBAL ID：200903009924906254

カプセル化された低抵抗ゲート構造体及びその製造方法

発明者： マーク アール.ビソケイ ,  ダーク エヌ.アンダーソン
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-368143
公開番号（公開出願番号）：特開平11-243151
出願日： 1998年12月24日
公開日（公表日）： 1999年09月07日
要約：

【要約】【課題】 改良されたゲート構造体を提供する。【解決手段】 カプセル化されたゲート構造体(40)は、ポリシリコン層(52)、ポリシリコン層(52)の上にあり、相対する側壁を有する障壁層(44)、障壁層(44)の上にあり、相対する側壁を有する金属層(42)、金属層(42)の上にあり、相対する側壁を有する頂部誘電体層(50)、障壁層(44)及び金属層(42)の相対する側壁の各々の上に伸び、それらを覆い、ポリシリコン層(52)の上の障壁層(44)及び金属層(42)をカプセル化する垂直に配向した誘電体層(46)を有する。カプセル化された金属及び障壁層は、これにより後の処理工程の酸化及び他の同様な有害な効果により影響を受けることはない。

請求項（抜粋）：

半導体装置中に含まれるゲート構造体において、ポリシリコン層、前記ポリシリコン層の上にあり、相対する側壁を有する障壁層、前記障壁層の上にあり、相対する側壁を有する金属層、前記金属層の上にあり、相対する側壁を有する頂部誘電体層、及び前記障壁層及び前記金属層の相対する側壁の各々の上に伸び、それらを覆い、前記ポリシリコン層上の前記障壁層及び金属層をカプセル化する垂直に配向した誘電体層、からなる、ゲート構造体。

IPC (7件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/28 301 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/43 ,  H01L 29/78

FI (5件)：

H01L 27/08 102 C ,  H01L 21/28 301 R ,  H01L 27/10 681 A ,  H01L 29/62 G ,  H01L 29/78 301 G