リフレッシュ制御回路

発明者：
出願人/特許権者：
代理人 (1件)：船橋國則
公報種別：公開公報
出願番号（国際出願番号）：特願平5-222048
公開番号（公開出願番号）：特開平7-057460
出願日： 1993年08月12日
公開日（公表日）： 1995年03月03日
要約：

【要約】【目的】リフレッシュ動作による電力消費量を低減するとともに、アクセス不能期間の短縮を可能としたDRAMのリフレッシュ制御回路を提供する。【構成】 DRAMにおいて、リフレッシュすべき行の行アドレスをアドレスカウンタ13にて外部からのクロック信号CKに同期して生成するとともに、このリフレッシュ行アドレスをアクセス行アドレスとアドレス比較器12で比較することによってアクセス履歴をアクセスレジスタ14に格納し、あるリフレッシュの対象となった行が一定時間内にアクセスされていれば、タイミング生成回路15からリフレッシュ信号を発生するのを停止し、その行のリフレッシュを行わないようにする。

請求項（抜粋）：

リフレッシュすべき行の行アドレスを生成するアドレス生成手段と、アクセスした行を示すアクセス履歴を格納する格納手段と、所定のタイミングでリフレッシュ信号を発生するとともに、前記アドレス生成手段から出力された行アドレスに対応する行が一定時間内に前記格納手段に格納されたアクセス履歴の行であるときに前記リフレッシュ信号の発生を停止するリフレッシュ信号生成手段とを備えたことを特徴とするリフレッシュ制御回路。

引用特許：

審査官引用 (2件)

特開昭61-208696
特開昭51-076032

前のページに戻る