特許

J-GLOBAL ID：200903009945855943

半導体装置およびその製造方法

発明者： 長山 哲治
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-373732
公開番号（公開出願番号）：特開2000-156402
出願日： 1998年12月28日
公開日（公表日）： 2000年06月06日
要約：

【要約】【課題】 STI構造の素子分離を用いた高集積度半導体装置において、トレンチに埋め込まれた絶縁膜の側面の段差を減らすための過剰のCMPにも耐え得る半導体装置の製造方法、またこの結果として、ゲート電極の加工マージンを高め、配線短絡が防止された高い歩留りの半導体装置の製造方法を提供する。さらに、半導体基体全面にわたり平坦な埋め込み絶縁膜を有するSTI構造の半導体装置を提供する。【解決手段】 孤立活性領域Bの広いトレンチ6の底部中央領域に凸部を形成しておく。【効果】 広いトレンチに埋め込まれた絶縁膜表面も凸状に形成され、後工程におけるCMPでのディッシング形状、ならびに孤立活性領域の削れを防止する。

請求項（抜粋）：

半導体基体上に、広い開口幅と、該広い開口幅より狭い開口幅を有する保護膜を形成する工程、前記保護膜の開口部に露出する前記半導体基体をエッチングして、広い開口幅と、該広い開口幅より狭い開口幅を有する複数のトレンチを形成する工程、前記複数のトレンチに絶縁膜を埋め込むとともに、前記保護膜上にも該絶縁膜を堆積する工程、前記保護膜上の前記絶縁膜を選択的に除去する工程、前記保護膜を除去し、前記複数のトレンチ内に前記絶縁膜を残す工程以上の工程を具備する半導体装置の製造方法であって、前記複数のトレンチを形成する工程においては、前記広い開口幅のトレンチの底部中央領域に凸部を形成するとともに、前記複数のトレンチに絶縁膜を埋め込む工程においては、前記広い開口幅のトレンチに埋め込まれた該絶縁膜の表面中央領域を凸状に形成し、前記保護膜上の前記絶縁膜を選択的に除去する工程においては、前記広い開口幅のトレンチ内および狭い開口幅のトレンチ内に残された該絶縁膜の表面を、略平坦に形成することを特徴とする半導体装置の製造方法。

Fターム (17件)：

5F032AA33 ,  5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA66 ,  5F032AA77 ,  5F032BA01 ,  5F032CA17 ,  5F032DA04 ,  5F032DA23 ,  5F032DA29 ,  5F032DA33 ,  5F032DA42 ,  5F032DA43 ,  5F032DA45 ,  5F032DA48 ,  5F032DA78