特許

J-GLOBAL ID：200903009959315887

パターン出力回路およびパターン出力方法

発明者： 迫 則光
出願人/特許権者： 川崎マイクロエレクトロニクス株式会社
代理人 (1件)： 渡辺 望稔 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-236648
公開番号（公開出願番号）：特開2002-049345
出願日： 2000年08月04日
公開日（公表日）： 2002年02月15日
要約：

【要約】【課題】必要最小限の遅延時間でパターン出力信号を得る。また、回路規模を大幅に削減する。【解決手段】デコーダにより、メモリから出力されるデータをデコードしてデコード信号を出力し、パターン選択回路により、デコード信号および時分割でオンオフの比率を制御するためのパターン情報信号に応じてパターン選択出力信号を出力する。遅延クロック信号発生回路により、クロック信号を遅延した遅延クロック信号を発生し、一時保持回路により、クロック信号および遅延クロック信号の差分である保持信号に同期してパターン選択出力信号を保持し、パターン出力信号として出力する。

請求項（抜粋）：

データを記憶するメモリと、このメモリから出力されるデータをデコードしてデコード信号を出力するデコーダと、前記デコード信号および時分割でオンオフの比率を制御するためのパターン情報信号に応じてパターン選択出力信号を出力するパターン選択回路と、前記パターン選択出力信号を保持し、パターン出力信号として出力する一時保持回路と、クロック信号を遅延した遅延クロック信号を発生する遅延クロック信号発生回路とを備え、前記一時保持回路は、前記クロック信号および前記遅延クロック信号の差分である保持信号に同期して前記パターン選択出力信号を保持することを特徴とするパターン出力回路。

IPC (8件)：

G09G 3/20 621 ,  G09G 3/20 611 ,  G09G 3/20 623 ,  G09G 3/20 ,  G09G 3/20 641 ,  G09G 3/20 680 ,  G09G 3/36 ,  H03K 5/04

FI (9件)：

G09G 3/20 621 M ,  G09G 3/20 611 A ,  G09G 3/20 623 D ,  G09G 3/20 623 E ,  G09G 3/20 623 L ,  G09G 3/20 641 A ,  G09G 3/20 680 G ,  G09G 3/36 ,  H03K 5/04

Fターム (32件)：

5C006AA15 ,  5C006AB05 ,  5C006AC02 ,  5C006AC21 ,  5C006AF02 ,  5C006AF71 ,  5C006BB12 ,  5C006BC16 ,  5C006BF02 ,  5C006BF07 ,  5C006BF11 ,  5C006BF25 ,  5C006BF27 ,  5C006BF34 ,  5C006FA41 ,  5C006FA47 ,  5C006FA56 ,  5C080AA10 ,  5C080BB05 ,  5C080DD22 ,  5C080DD26 ,  5C080DD30 ,  5C080EE29 ,  5C080FF09 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080KK02 ,  5J001AA04 ,  5J001BB00 ,  5J001BB08 ,  5J001BB12