記憶装置のパトロール回路

発明者：
出願人/特許権者：
代理人 (1件)： ▲柳▼川信
公報種別：公開公報
出願番号（国際出願番号）：特願平4-040359
公開番号（公開出願番号）：特開平5-210597
出願日： 1992年01月30日
公開日（公表日）： 1993年08月20日
要約：

【要約】【目的】記憶装置のパトロール動作により、固定エラーソフトエラーを容易に判別し、また保守診断装置へのエラー割込み回数を削減する。【構成】パトロールカウンタ40からパトロールサイクル毎に順次更新しつつ発生されるパトロールアドレスによりパトロール動作を行い、訂正可能エラーが検出されると、その訂正データをそのときのパトロールアドレスに再書込みすると同時にパトロールアドレスの更新をアンドゲート8により抑止する。続くパトロールサイクルでその同一パトロールアドレスに対して再度パトロールを実行し、更に続くパトロールサイクルで、パトロールアドレスの更新を行う。前述の訂正可能エラーの検出に応答してそのエラーのシンドロームをレジスタ50に保持し、この内容と前記続くサイクルの訂正可能エラーのシンドロームと比較回路60で比較する。一致すれば固定エラーとみなしてその報告21を始めて行う。

請求項（抜粋）：

メモリのパトロールをなすためのパトロールサイクルの起動及び周期を制御する手段と、パトロールアドレスを順次更新しつつ生成する手段と、前記メモリからの読出しデータの訂正可能エラーを検出訂正する手段と、前記パトロールアドレスによるパトロール動作により前記訂正可能エラーが検出されたとき、そのときの訂正データを前記パトロールアドレスに再書込みすると同時に前記パトロールアドレスの更新を抑止する手段と、続くパトロールサイクルにおいて、更新が抑止された前記パトロールアドレスに対して再度パトロールを実行し、更に続くパトロールサイクルではパトロールアドレスの更新をなすよう制御する手段とを含むことを特徴とする記憶装置のパトロール回路。

IPC (4件)：

G06F 12/16 320 , G06F 11/10 330 , G06F 11/14 310 , G06F 11/16 310

引用特許：

審査官引用 (3件)

特開平3-194585
特開昭63-131167
特公昭58-027504

前のページに戻る