特許
J-GLOBAL ID：200903009990401198
半導体素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平3-243881
公開番号（公開出願番号）：特開平5-082508
出願日： 1991年09月25日
公開日（公表日）： 1993年04月02日
要約：
【要約】 (修正有)【目的】半導体素体上の電極を覆うパッシベーション膜が亀裂が入ってその亀裂を通じて侵入する水分により素子特性が劣化するのを防ぐ。【構成】電極4を形成後、全面をパッシベーション膜3と同一材質の膜で被覆し、異方性エッチング電極側面上に、側面にオーバーハングが生じていてもそれを埋めるような側壁層5を残し、そのあとテーパ面がなめらかになった表面上にパッシベーション膜3を形成する。これによりパッシベーション膜3のステップカバレージが良好となり、亀裂が入らなくなる。
請求項（抜粋）：
半導体素体上に金属層を設ける工程と、その金属層をエッチングによりパターニングして電極を形成する工程と、その電極をパッシベーション膜で覆う工程とを含む半導体素子の製造方法において、パターニング後の電極の側面を側壁層で被覆したのちパッシベーション膜で覆うことを特徴とする半導体素子の製造方法。
IPC (3件)：
H01L 21/31
, H01L 21/318
, H01L 21/283
