特許

J-GLOBAL ID：200903009998505421

半導体装置及びその製造方法

発明者： 小林 純一郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 飯阪 泰雄
公報種別：公開公報
出願番号（国際出願番号）：特願2001-246621
公開番号（公開出願番号）：特開2003-059947
出願日： 2001年08月15日
公開日（公表日）： 2003年02月28日
要約：

【要約】【課題】 生産性の良いプロセスで行え、ゲート長線幅の制御性が良く、実効ゲート長の極めて微細な半導体装置及びその製造方法を提供すること。【解決手段】 チャネル層(n型GaAs)12に凹部20が形成され、ソース電極17とドレイン電極18との間に位置する、凹部20の側壁20aにチャネル層12と逆導電型のサイド拡散部(p型GaAs)14aが形成され、このサイド拡散部14aにゲート電極16が接続されている。

請求項（抜粋）：

ソース電極とドレイン電極間を結ぶチャネル層と、ゲート電極との間にpn接合を介在させた半導体装置において、前記チャネル層に、又は前記チャネル層上に少なくとも1層以上形成された半導体層に凹部が形成され、前記ソース電極と前記ドレイン電極との間に位置する、前記凹部の側壁に前記チャネル層と逆導電型のサイド拡散部が形成され、前記サイド拡散部に前記ゲート電極が接続されていることを特徴とする半導体装置。

IPC (5件)：

H01L 21/338 ,  H01L 21/28 ,  H01L 29/43 ,  H01L 29/778 ,  H01L 29/812

FI (4件)：

H01L 21/28 A ,  H01L 29/80 F ,  H01L 29/80 H ,  H01L 29/62 G

Fターム (33件)：

4M104AA05 ,  4M104AA07 ,  4M104BB15 ,  4M104CC01 ,  4M104CC05 ,  4M104DD17 ,  4M104DD91 ,  4M104EE03 ,  4M104EE17 ,  4M104FF01 ,  4M104FF27 ,  4M104GG08 ,  4M104GG12 ,  4M104HH14 ,  4M104HH18 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD04 ,  5F102GJ05 ,  5F102GK05 ,  5F102GL05 ,  5F102GM06 ,  5F102GM07 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR07 ,  5F102GS03 ,  5F102GS06 ,  5F102GT03 ,  5F102HC07 ,  5F102HC15