特許

J-GLOBAL ID：200903010010302340

半導体装置とその製造方法

発明者： 菊地 渉
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-343821
公開番号（公開出願番号）：特開2001-160623
出願日： 1999年12月02日
公開日（公表日）： 2001年06月12日
要約：

【要約】【課題】 バンプ現象によるトランジスタ特性の悪化を改善した半導体装置を提供する。【解決手段】 トレンチ素子分離法で形成された素子分離膜106で画定された領域に活性領域101を形成し、この活性領域101内にMOSFETを形成した半導体装置において、前記活性領域101の端部の前記MOSFETのゲート102下部のチャンネルエッジ部104が、ソース・ドレイン領域を形成するための高濃度不純物イオンを注入する領域103外になるように構成したことを特徴とする。

請求項（抜粋）：

トレンチ素子分離法で形成された素子分離膜で画定された領域に活性領域を形成し、この活性領域内にMOSFETを形成した半導体装置において、前記活性領域の端部の前記MOSFETのゲート下部のチャンネルエッジ部分が、ソース・ドレイン領域を形成するための高濃度不純物イオンを注入する領域外になるように構成したことを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 29/78 301 S ,  H01L 27/04 B ,  H01L 27/10 681 G

Fターム (17件)：

5F038BB02 ,  5F040DC01 ,  5F040EA08 ,  5F040EA09 ,  5F040EF01 ,  5F040EF02 ,  5F040EK01 ,  5F040EK05 ,  5F040FB02 ,  5F040FB04 ,  5F040FC10 ,  5F083AD00 ,  5F083GA11 ,  5F083GA30 ,  5F083LA03 ,  5F083NA01 ,  5F083PR36

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平5-227397   出願人：株式会社東芝
• 特開昭56-108258
  
• LDDトランジスタを有する半導体装置
  公報種別：公開公報   出願番号：特願平7-249164   出願人：株式会社東芝
• 特開昭56-108258