特許

J-GLOBAL ID：200903010016648427

半導体装置の製造方法

発明者： 加藤 政利 ,  祖父江 進 ,  浅井 昭喜
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 伊藤 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願平7-046775
公開番号（公開出願番号）：特開平8-241875
出願日： 1995年03月07日
公開日（公表日）： 1996年09月17日
要約：

【要約】【目的】 多結晶シリコンとチタン膜の2層構造によりチタンシリサイド膜を形成する場合の製造を容易にする。【構成】 ゲート電極板上に不純物(P又はAs)を含む酸化膜4を堆積し(図1(a)、(b))、この酸化膜4によりゲート電極の側壁にサイドウォール4’を形成する(図1(c))。その上に多結晶シリコン膜5を堆積し(図1(d))、サイドウォール4’に含まれている不純物を多結晶シリコン膜5とシリコン基板3の中に熱拡散させる(図1(e))。熱拡散後、多結晶シリコン膜5の不純物拡散層6のみをエッチングし(図1(f))、ソース・ドレイン9を形成する(図1(g))。その後、全面にチタン膜を堆積し低温アニールを行ってチタンシリサイド膜10を形成し、未反応チタン膜を除去した後、高温アニールを行って低抵抗で安定なチタンシリサイド層10とする(図1(h))。

請求項（抜粋）：

シリコン基板上にゲート絶縁膜、多結晶シリコン膜を形成しパターニングしてゲート電極を形成する工程と、前記ゲート電極の側壁に、不純物を含む側壁絶縁膜を形成する工程と全面にシリコン膜を形成する工程と、熱処理により前記側壁絶縁膜から前記シリコン基板および前記シリコン膜に不純物を拡散させる工程と、前記シリコン膜のうち前記不純物が拡散した部分を等方性エッチングにより選択的に除去する工程と、全面に高融点金属膜を形成する工程と、前記等方性エッチングで残った前記第2の多結晶シリコン膜と前記高融点金属を第1のアニールにて反応させて高融点金属ポリサイド膜を形成する工程と、前記熱処理で高融点金属ポリサイド膜にならなかった高融点金属膜を除去する工程と、前記第1のアニール温度より高い温度の第2のアニールにより前記高融点金属ポリサイド膜を低抵抗化させる工程とを有することを特徴とする半導体装置の製造方法。