特許
J-GLOBAL ID：200903010043678753
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平6-067879
公開番号（公開出願番号）：特開平7-249770
出願日： 1994年03月10日
公開日（公表日）： 1995年09月26日
要約：
【要約】【目的】 ゲート絶縁膜にチャージアップされる電荷を減少させ、しきい値電圧Vthの変動を抑えた縦型MOSFETを有する半導体装置及びその製造方法を提供する。【構成】半導体基板10には、主面上のドレイン領域11と、この上のベース領域12と、ベース領域の表面領域のソース領域13と、ソース領域表面からベース領域を貫通し、ドレイン領域中にその底面が達するトレンチ内壁面上及びこのトレンチ周辺に形成されたゲート絶縁膜20と、ゲート絶縁膜上のゲート電極Gとを備えている。ゲート絶縁膜は、半導体基板の表面を酸化性雰囲気で熱処理して形成した熱酸化膜21及びこの熱酸化膜上のアニールされたCVD絶縁膜22から構成されている。このゲート絶縁膜は電気的、機械的特性が安定していると共に、チャージアップされる電荷の蓄積が従来より少ない。また、CVD絶縁膜表面に酸化膜を堆積することによってCVD絶縁膜が熱酸化膜などを形成してアニールされるので、このCVD絶縁膜は均一にアニール処理される。
請求項（抜粋）：
第1導電型の半導体基板と、前記半導体基板の第1の主面上に形成され、ドレイン領域として用いられる第1導電型の第1の半導体層と、前記第1の半導体層上に形成され、ベース領域として用いられる第2導電型の第2の半導体層と、前記第2の半導体層の表面領域に選択的に形成され、ソース領域として用いられる第1導電型の不純物拡散領域と、前記不純物拡散領域表面からこの不純物拡散領域及び前記第2の半導体層を貫通し、前記第1の半導体層中にその底面が達するように形成されたトレンチの内壁面上及びこのトレンチ周辺の前記不純物拡散領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、かつ、前記トレンチ内及びトレンチ周辺に形成されたゲート電極と、前記第2の半導体層上に形成され、少なくとも前記ソース領域に電気的に接続されたソース電極と、前記半導体基板の第2の主面上に形成されたドレイン電極とを備え、前記ゲート絶縁膜は、前記トレンチ内を含む第2の半導体層の表面を酸化性雰囲気で熱処理して形成した熱酸化膜及びこの熱酸化膜の上に形成された熱処理されたCVD絶縁膜から構成されていることを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
