特許
J-GLOBAL ID：200903010050982930
PWM信号発生装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-014055
公開番号（公開出願番号）：特開平9-215334
出願日： 1996年01月30日
公開日（公表日）： 1997年08月15日
要約：
【要約】【課題】複数のコンペアレジスタおよび比較器を有するPWM信号発生装置における、コンペアレジスタの書き換え時に発生するPWM信号のデューティ比の組合わせ不整合を排除する。【解決手段】カウンタ102と、カウンタ102との比較値を格納するコンペアレジスタA103、コンペアレジスタB104と、カウンタ102の値と、コンペアレジスタA103/コンペアレジスタB104の値とを比較して一致信号115/116を出力する比較器A105/比較器B106と、一致信号112/113と、オーバーフロー信号を入力し、PWM信号を出力する出力制御回路A110/出力制御回路B111と、ラッチ107と、ラッチ107の出力とオーバーフロー信号とを入力して、マスタレジスタから、対応するスレーブレジスタに対するデータ転送作用を制御するAND回路108とを備えて構成される。
請求項（抜粋）：
所定の基準クロック信号を入力してカウントして出力する計数手段と、前記計数手段に対応して、予め決められた基準値を格納する第1の記憶回路と、当該第1の記憶回路に対応して配置される第2の記憶回路とをそれぞれ個別に備えて形成されるn(正整数)個の記憶手段と、前記計数手段のオーバーフロー信号またはアンダーフロー信号に同期して、前記n個の記憶手段にそれぞれ含まれる第1の記憶回路の記憶内容を、当該記憶手段内の対応する前記第2の記憶回路に転送するように制御作用を行うデータ転送制御手段と、前記計数手段のカウント値と前記n個の記憶手段にそれぞれ含まれる第2の記憶回路に格納されている基準値とを比較照合して、一致信号または不一致信号を出力するn個の比較手段と、前記n個の比較手段より出力される一致信号と、前記計数手段のオーバーフロー信号またはアンダーフロー信号とを入力して、所定のPWM信号を生成して出力するn個の出力制御手段と、とを少なくとも備えて構成され、前記n個の記憶手段にそれぞれ含まれる第1の記憶回路に、予め決められた基準値の書き込みが行われる期間内においては、前記計数手段のオーバーフロー信号またはダウンフロー信号に同期して行われる前記第1の記憶回路の記憶内容の前記第2の記憶回路に対するデータ転送を、前記データ転送制御手段により禁止することを特徴とするPWM信号発生装置。
IPC (2件)：
FI (3件)：
H02M 7/48 F
, H02M 7/48 J
, H03K 7/08 A
