特許

J-GLOBAL ID：200903010079074749

半導体装置

発明者： 宇佐川 利幸 ,  佐和田 明美 ,  冨永 憲一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-175811
公開番号（公開出願番号）：特開平8-083808
出願日： 1995年07月12日
公開日（公表日）： 1996年03月26日
要約：

【要約】【目的】しきい値電圧の制御性が良く、ゲート寄生容量およびソース・ゲート寄生抵抗を小さくできるPN接合ゲート電界効果トランジスタを有する半導体装置を提供する。【構成】半導体層から成るソース、ドレインを一導電型の能動層上に配置し、このソースおよびドレインの相対する端面間の能動層上に能動層よりもバンドギャップの大きいアンドープ半導体層を配置し、ソースおよびドレインから離してアンドープ半導体層上に一導電型とは反対導電型の半導体層を配置し、反対導電型の半導体層、アンドープ半導体層および能動層とでPN接合ゲートを構成する。【効果】特に、GaAs等の化合物半導体を用いた単一電源が可能なエンハンスメント型PN接合パワーFET、およびこれと高周波低雑音増幅器などをモノリシックに形成した半導体装置を実現できる。

請求項（抜粋）：

一導電型の能動層と、上記能動層上に形成された半導体層から成る電界効果トランジスタのソース、ドレインと、上記ソースおよび上記ドレインの相対する端面間の上記能動層上に形成された上記能動層よりバンドギャップの大きいアンドープ半導体層と、上記ソースおよび上記ドレインとは距離をおいて上記アンドープ半導体層上に形成された上記一導電型とは反対導電型の半導体層を有し、上記反対導電型の半導体層、上記アンドープ半導体層および上記能動層は上記電界効果トランジスタのPN接合ゲートを構成しており、上記ソース、上記ドレインおよび上記ゲートに各々電気的に接続されたソース電極、ドレイン電極およびゲート電極を有していることを特徴とする半導体装置。

IPC (6件)：

H01L 21/337 ,  H01L 29/808 ,  H01L 29/872 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/778

FI (4件)：

H01L 29/80 C ,  H01L 29/48 H ,  H01L 29/80 L ,  H01L 29/80 H