特許

J-GLOBAL ID：200903010103244618

電子放出源の製造方法

発明者： 根岸 英輔
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-071131
公開番号（公開出願番号）：特開平7-282720
出願日： 1994年04月08日
公開日（公表日）： 1995年10月27日
要約：

【要約】【目的】 各画素領域内の各マイクロチップが形成される微細孔の形状や深さを均一化して、信頼性の高い電子放出源を作製する。【構成】 蒸着層24をマスクとして各微細孔18内にドライエッチングを施すことで、各微細孔18を、ゲートライン15と絶縁層14とを貫通してカソードライン13の表面に到達する完全な状態に形成する。

請求項（抜粋）：

基板上に互いに交差する複数本の帯状のカソードラインとゲートラインと絶縁層を介して積層形成し、これらカソードラインとゲートラインとの各交差領域にゲートラインと絶縁層を貫通する略々円形の微細孔を形成する第1の工程と、ゲートライン上に剥離材を基板に対して斜方向から蒸着することにより剥離層を成膜する第2の工程と、カソード材を基板に対して斜方向及び垂直方向から蒸着し、上記各微細孔内のカソードライン上に略々円錐形状の微小冷陰極を形成する第3の工程と、ゲートライン上に蒸着されたカソード材を剥離層と共に剥離し除去する第4の工程とを有し、上記第1の工程において各微細孔をエッチング形成するに際し、フォトリソ技術によりパターニングされたレジスト層をマスクとして微細孔を中途部までエッチングした後、前記レジスト層を除去し、次いでマスク材料を基板に対して斜方向から蒸着してマスク層を形成し、このマスク層をマスクとして微細孔をカソードラインに至るまでエッチングすることを特徴とする電子放出源の製造方法。