特許

J-GLOBAL ID：200903010116732395

クロック生成回路、画像表示装置及び方法

発明者： 加藤 美樹
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-323757
公開番号（公開出願番号）：特開2000-152121
出願日： 1998年11月13日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 異なる種類のフォーマットの映像信号に応じて生成するドットクロックのジッタを低減するとともに、コストが高くなることを抑制する。【解決手段】 基準信号を生成する基準信号生成手段11と、ドットクロック信号を生成する電圧制御発振手段15と、ドットクロック信号を分周する分周手段17と、基準信号生成手段11からの基準信号と分周手段17からの信号との位相差を検出して、電圧制御発振手段15で生成するドットクロック信号の周波数を制御する制御電圧を生成する位相比較手段13と、分周手段17における分周比を、一のフォーマットの映像信号の水平方向における全画素数と他のフォーマットの映像信号の水平方向における全画素数との最大公約数で割った値以下とするように設定する分周比設定手段18と、設定された分周比を、映像信号のフォーマットに応じて切換制御する分周比切換手段18とを備える。

請求項（抜粋）：

映像信号のフォーマットに応じて異なるドットクロック信号を生成するクロック生成回路において、基準信号を生成する基準信号生成手段と、ドットクロック信号を生成する電圧制御発振手段と、上記電圧制御発振手段からのドットクロック信号を分周する分周手段と、上記基準信号生成手段からの基準信号と上記分周手段からの信号との位相差を検出して、上記電圧制御発振手段で生成するドットクロック信号の周波数を制御する制御電圧を生成する位相比較手段と、上記分周手段における分周比を、一のフォーマットの映像信号の水平方向における全画素数と他のフォーマットの映像信号の水平方向における全画素数との最大公約数で割った値以下とするように設定する分周比設定手段と、上記分周比設定手段で設定された分周比を、上記映像信号のフォーマットに応じて切換制御する分周比切換手段とを備えることを特徴とするクロック生成回路。

IPC (10件)：

H04N 5/46 ,  G09G 1/16 ,  G09G 5/00 510 ,  G09G 5/00 520 ,  G09G 5/00 550 ,  H03L 7/06 ,  H03L 7/08 ,  H04N 5/06 ,  H04N 5/66 ,  H04N 3/22

FI (10件)：

H04N 5/46 ,  G09G 1/16 M ,  G09G 5/00 510 S ,  G09G 5/00 520 W ,  G09G 5/00 550 H ,  H04N 5/06 Z ,  H04N 5/66 B ,  H04N 3/22 A ,  H03L 7/06 A ,  H03L 7/08 N

Fターム (46件)：

5C020AA04 ,  5C020AA05 ,  5C020AA35 ,  5C020CA11 ,  5C020CA13 ,  5C020CA15 ,  5C025AA30 ,  5C025BA02 ,  5C025BA20 ,  5C025CA08 ,  5C058BA04 ,  5C058BA25 ,  5C058BB08 ,  5C058BB10 ,  5C058BB25 ,  5C068AA11 ,  5C068BA04 ,  5C068BA27 ,  5C068HA03 ,  5C068HB06 ,  5C068LA05 ,  5C082AA02 ,  5C082AA39 ,  5C082BA34 ,  5C082BA41 ,  5C082BB03 ,  5C082BC03 ,  5C082BC16 ,  5C082BD01 ,  5C082CA81 ,  5C082CA84 ,  5C082CB01 ,  5C082DA76 ,  5C082MM06 ,  5J106AA04 ,  5J106BB04 ,  5J106CC02 ,  5J106CC15 ,  5J106CC21 ,  5J106CC38 ,  5J106CC53 ,  5J106DD23 ,  5J106GG09 ,  5J106HH01 ,  5J106JJ07 ,  5J106KK25