特許

J-GLOBAL ID：200903010118037180

先入先出し(FIFO)メモリ

発明者： ジョン エッチ. バルドウィン
出願人/特許権者： エイ・ティ・アンド・ティ・コーポレーション
代理人 (1件)： 岡部 正夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-198246
公開番号（公開出願番号）：特開平8-063954
出願日： 1995年08月03日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】 先入先出しメモリ(FIFO)メモリの新しい設計を提供する。【構成】 本発明による先入先出しメモリ(“FIFO”)は、二重ポートメモリを必要することなく、しかも、競合問題なしに、或は、発信デバイス或は宛先デバイスをスローダウンすることなしに、一連の同時読出し及び書込み動作を遂行することができる。さらに、このFIFOは、大きな容量のFIFOを形成するために安価な市販のメモリを使用することができる。本発明による典型的なFIFOメモリは:制御シーケンサ201、書込みポインタ203、読出しポインタ205、第一及び第二のアドレス発生器211、213及び出力データドライバ231から構成される。

請求項（抜粋）：

装置(101)であって、この装置が第一のメモリ(103)及び第二のメモリ(105)に接続可能であり、また、この装置が:書込み信号及び読出し信号を受信し、複数の制御信号を生成するための制御シーケンサ(201);書込みポインタ(203);読出しポインタ(205);第一のアドレスを前記の第一のメモリ(103)に供給するための第一のアドレス発生器(211);及び第二のアドレスを前記の第二のメモリ(105)に供給するための第二のアドレス発生器(213)を含み;前記の第一のアドレスが前記の書込みポインタ、前記の読出しポインタ及び少なくとも一つの前記の制御信号に依存し、前記の第二のアドレスが前記の書込みポインタ、前記の読出しポインタ及び少なくとも一つの前記の制御信号に依存することを特徴とする装置。

IPC (2件)：

G11C 7/00 318 ,  G06F 12/00 594