特許

J-GLOBAL ID：200903010125491953

マルチプロセッサ装置

発明者： 徳永 雄一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-006251
公開番号（公開出願番号）：特開2002-215597
出願日： 2001年01月15日
公開日（公表日）： 2002年08月02日
要約：

【要約】【課題】 信頼性が高く、回路規模が大きくても消費電力を十分に低減することのできるマルチプロセッサ装置を提供するものである。【解決手段】 高速バスに接続された高速プロセッサと、低速バスに接続された低速プロセッサと、高速バスと低速バスとを接続するバスアダプタと、アプリケーションをどのプロセッサで処理すべきか判別するオペレーティングシステムと、オペレーティングシステムの判別結果に基づいて、アプリケーション処理を実行するプロセッサのクロックを起動し、それ以外のプロセッサのクロックを停止する活性制御手段とを備える。

請求項（抜粋）：

高速で動作する高速プロセッサと、低速で動作する低速プロセッサと、処理すべきアプリケーションに基づいて、前記高速プロセッサ及び前記低速プロセッサの活性化、非活性化を制御する活性制御手段とを備えることを特徴とするマルチプロセッサ装置。

IPC (5件)：

G06F 15/177 674 ,  G06F 1/32 ,  G06F 1/04 301 ,  G06F 13/36 310 ,  G06F 15/173

FI (5件)：

G06F 15/177 674 A ,  G06F 1/04 301 C ,  G06F 13/36 310 E ,  G06F 15/173 A ,  G06F 1/00 332 B

Fターム (14件)：

5B011EA01 ,  5B011LL02 ,  5B011LL12 ,  5B045BB14 ,  5B045GG06 ,  5B045KK02 ,  5B061FF01 ,  5B061FF06 ,  5B061GG01 ,  5B061GG11 ,  5B079AA06 ,  5B079BA12 ,  5B079BB01 ,  5B079BC01