特許

J-GLOBAL ID：200903010126951010

半導体装置

発明者： 上野 洋揮
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2003-394990
公開番号（公開出願番号）：特開2005-159702
出願日： 2003年11月26日
公開日（公表日）： 2005年06月16日
要約：

【課題】 インタフェースバッファのインピーダンス合わせ込みの初期化サイクルを短縮でき、その後の微調整に際しても他の回路への影響を極力抑制する。【解決手段】 半導体装置(1)は、インピーダンス調整データによって内部インピーダンスが調整されるインタフェースバッファ(18a〜18c)と、前記インピーダンス調整データを生成するインピーダンス調整回路(35)と有し、インピーダンス調整回路は所定のインピーダンス調整刻みによる2分探索比較動作によってインピーダンス調整データを初期的に生成してインタフェースバッファにセットする第1のインピーダンス調整モードと、インタフェースバッファにセットされたインピーダンス調整データを所定のインピーダンス調整刻みによる順次比較動作によって更新する第2のインピーダンス調整モードとを有する。【選択図】 図1

請求項（抜粋）：

インピーダンス調整データによって内部インピーダンスが調整されるインタフェースバッファと、前記インピーダンス調整データを生成するインピーダンス調整回路と有し、 前記インピーダンス調整回路は所定のインピーダンス調整刻みによる2分探索比較動作によってインピーダンス調整データを生成してインタフェースバッファにセットする第1のインピーダンス調整モードと、インタフェースバッファにセットされたインピーダンス調整データを所定のインピーダンス調整刻みによる順次比較動作によって更新する第2のインピーダンス調整モードとを有することを特徴とする半導体装置。

IPC (5件)：

H03K19/0175 ,  G11C11/417 ,  H01L21/822 ,  H01L27/04 ,  H03K19/0948

FI (5件)：

H03K19/00 101Q ,  H01L27/04 V ,  G11C11/34 305 ,  H03K19/00 101F ,  H03K19/094 B

Fターム (28件)：

5B015JJ12 ,  5B015JJ24 ,  5B015KB33 ,  5B015KB36 ,  5B015KB82 ,  5B015QQ18 ,  5F038AV18 ,  5F038BE07 ,  5F038CD08 ,  5F038EZ20 ,  5J056AA04 ,  5J056AA40 ,  5J056BB00 ,  5J056BB02 ,  5J056CC00 ,  5J056CC05 ,  5J056CC09 ,  5J056CC14 ,  5J056DD13 ,  5J056DD29 ,  5J056EE07 ,  5J056EE15 ,  5J056FF01 ,  5J056FF07 ,  5J056FF10 ,  5J056GG13 ,  5J056KK00 ,  5J056KK03

引用特許：

出願人引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2001-395749   出願人：株式会社東芝