特許
J-GLOBAL ID：200903010148083550

半導体集積回路及びその製造方法

発明者：
安東 泰弘

安東 泰弘 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 後藤 洋介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-329190
公開番号（公開出願番号）：特開2001-148466
出願日： 1999年11月19日
公開日（公表日）： 2001年05月29日
要約：
【要約】【課題】 ピーク電流値の増大に伴う電源のノイズを抑制するガードリングを備える半導体集積回路を提供する。【解決手段】 ガードリングの拡散層を内側から順にP+拡散層、N+拡散層、N+拡散層、P+拡散層の4本用意し、内側の2本をNウェル内に配置し、外側の2本をPウェル内に配置する。最も内側と外側のP+拡散層をVSS配線に接続し、残りのN+拡散層をVDD配線に接続する。このとき、ウェルとそのウェルと反対の導電型の拡散層との間に容量を有することになるので、電流の急激な変化を抑制する。
請求項（抜粋）：
第1の導電型のウェルと、第1の導電型のウェルに隣接し、かつ、第1の導電型とは逆の導電型である第2の導電型のウェルとを備える半導体集積回路において、第1の導電型のウェルの表面に、第1の導電型の拡散層A1及び第2の導電型の拡散層A2の両方を、マクロセルを周回して配置すると共に、第2の導電型のウェルの表面に、第1の導電型の拡散層B1及び第2の導電型の拡散層B2の両方をマクロセルを周回して配置し、拡散層A1及びB1には電位V1が与えられ、拡散層A2及びB2には電位V1と異なる電位V2が与えられることを特徴とする半導体集積回路。
IPC (3件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/82
FI (4件)：
H01L 27/04 U ,  H01L 21/82 B ,  H01L 21/82 L ,  H01L 27/04 H
Fターム (17件)：
5F038BB06 ,  5F038BH09 ,  5F038BH19 ,  5F038CA03 ,  5F038CA05 ,  5F038CD02 ,  5F038CD08 ,  5F038DF14 ,  5F038DF20 ,  5F038EZ20 ,  5F064AA04 ,  5F064BB26 ,  5F064BB35 ,  5F064EE25 ,  5F064EE26 ,  5F064EE45 ,  5F064EE52
引用特許：
出願人引用 (2件)
  • 特開昭62-073760
  • 特開昭62-066660
審査官引用 (2件)
  • 特開昭62-073760
  • 特開昭62-066660

前のページに戻る

TOP

BOTTOM