特許
J-GLOBAL ID：200903010158961491

利得制御回路

発明者：
野田 有秀

野田 有秀 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平10-246536
公開番号（公開出願番号）：特開2000-068770
出願日： 1998年08月18日
公開日（公表日）： 2000年03月03日
要約：
【要約】【課題】 外部からの不要信号(妨害波)の影響を受けて、利得制御ループが乱れ、受信感度が劣化するのを防ぐことができるようにした利得制御回路を提供することを課題とする。【解決手段】 データ信号によって変調された信号光を光電変換する受光素子101と、その受光素子の出力を増幅する複数の等化増幅器102、103と、等化増幅された信号の一部からクロック信号を生成するクロック抽出回路105と、そのクロック信号に基づいて等化増幅された信号からデータ信号を再生する識別再生回路104と、等化増幅された信号の一部から不要な周波数帯域の信号を除去する信号フィルタ106と、その信号フィルタの出力信号強度を検出し、その検出値に基づいて等化増幅器の利得を制御するレベル検出回路107とを含む構成とした。
請求項（抜粋）：
データ信号によって変調された信号光を光電変換する受光素子と、その受光素子の出力を増幅する複数の等化増幅器と、等化増幅された信号の一部からクロック信号を生成するクロック抽出回路と、そのクロック信号に基づいて前記等化増幅された信号からデータ信号を再生する識別再生回路と、等化増幅された信号の一部から不要な周波数帯域の信号を除去する信号フィルタと、その信号フィルタの出力信号強度を検出し、その検出値に基づいて前記等化増幅器の利得を制御するレベル検出回路とを含む、利得制御回路。
IPC (5件)：
H03G 3/30 ,  H04B 7/005 ,  H04B 10/14 ,  H04B 10/06 ,  H04B 10/04
FI (3件)：
H03G 3/30 B ,  H04B 7/005 ,  H04B 9/00 S
Fターム (20件)：
5J029AA01 ,  5J029CA00 ,  5J029CA03 ,  5J029CA08 ,  5J029EA01 ,  5J029FA00 ,  5J029FA02 ,  5K002AA03 ,  5K002CA02 ,  5K002CA10 ,  5K002DA07 ,  5K002FA01 ,  5K046AA08 ,  5K046BA05 ,  5K046CC11 ,  5K046CC28 ,  5K046DD02 ,  5K046DD15 ,  5K046DD20 ,  5K046EE06
引用特許：
審査官引用 (4件)
  • 特開平3-171833
  • 特開昭58-168314
  • 特開昭55-033324
全件表示

前のページに戻る

TOP

BOTTOM