特許
J-GLOBAL ID：200903010201244421
半導体集積回路
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-217440
公開番号（公開出願番号）：特開平10-065105
出願日： 1996年08月19日
公開日（公表日）： 1998年03月06日
要約：
【要約】【課題】 ディジタル回路部のパッド・リードワイヤ・リードフレームを増やすことなく、ディジタル回路部に発生したノイズを小さくでき、チップの基板等を通じてアナログ部へ伝わるノイズ信号を小さくできる半導体集積回路を得る。【解決手段】 ディジタル回路部DBとアナログ回路部ABが混在する半導体集積回路において、ディジタル回路部DBの内部配線M1に接続され電流が流通するボンディングパッドB1と、前記ディジタル回路部DBの内部配線M1に前記ボンディングパッドB1が接続される配線とは別の配線で接続されたバイパスコンデンサC1を付けるための専用のボンディングパッドB2とを設け、前記専用のボンディングパッドB2によりバイパスコンデンサC1を付けるためのパスを構成するようにした。
請求項（抜粋）：
ディジタル回路部とアナログ回路部が混在する半導体集積回路において、ディジタル回路部の内部配線に接続され電流が流通するボンディングパッドと、前記ディジタル回路部の内部配線に前記ボンディングパッドが接続される配線とは別の配線で接続されたバイパスコンデンサを付けるための専用のボンディングパッドとを設け、前記専用のボンディングパッドによりバイパスコンデンサを付けるためのパスを構成するようにしたことを特徴とする半導体集積回路。
IPC (2件)：
FI (2件)：
H01L 27/04 C
, H01L 27/04 H
