特許

J-GLOBAL ID：200903010220354939

半導体装置およびその製造方法

発明者： 久保田 剛 ,  松井 嘉孝 ,  八尋 和之 ,  岩出 健次 ,  間瀬 康一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-003051
公開番号（公開出願番号）：特開平11-204521
出願日： 1998年01月09日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】本発明は、Cu埋め込み配線を備える半導体装置において、プラズマSiN膜のCuO膜との密着性の悪さに起因する、ブリスター不良の発生を抑制できるようにすることを最も主要な特徴とする。【解決手段】たとえば、半導体基板11上に第1層目のCu埋め込み配線16を形成した後、その表面に、Cu(OH)2 を主成分とするCu酸化膜17を形成する。また、Cu酸化膜17上を含む、全面に、プラズマSiN膜18を介して、層間絶縁膜(たとえば、SiO2 膜)19を形成する。そして、この層間絶縁膜19に、プラズマSiN膜18およびCu酸化膜17を貫通して、第1層目のCu埋め込み配線16につながる第2層目のCu埋め込み配線23を形成する。こうして、Cu酸化膜を形成することで、Cu配線の表面での、プラズマSiN膜の密着性がCuO膜によって損われるのを改善する構成となっている。

請求項（抜粋）：

Cu膜と、このCu膜の表面に形成された、Cu自然酸化膜よりもプラズマSiN膜との密着性に優れるCu酸化膜と、このCu酸化膜を介して、前記Cu膜上に設けられたプラズマSiN膜とを具備したことを特徴とする半導体装置。