特許
J-GLOBAL ID：200903010236403956
メモリ制御装置及び方法
発明者：
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-268712
公開番号（公開出願番号）：特開平8-129509
出願日： 1994年11月01日
公開日（公表日）： 1996年05月21日
要約：
【要約】【目的】フラッシュメモリをRAMと同様に扱うことのできるメモリ制御装置及び方法を提供する。【構成】フラッシュメモリ13,23は、適当なブロックに分割され管理されている。それらブロックから予め書込まれる可能性のあるブロックはRAM14部転送され、それらの対応はアドレス変換マップ26に登録される。フラッシュメモリにアクセスする場合、そのアドレスを含むブロックがアドレス変換マップ26に登録されている場合、RAM14のアドレスに変換され、RAM14をアクセスする。更新されたRAM14のブロックは、電源を落とす前や、リセット時など、RAM14が初期化される前に体操するフラッシュメモリのブロックに書き戻される。こうして、フラッシュメモリをRAMと同様に扱うことができ、書き換えの手順や時間を意識しなくともよく、また、必要なブロックをRAMに転送するため、RAMの容量も抑えることができる。
請求項（抜粋）：
書込み可能な不揮発性メモリを用いたメモリ制御装置であって、所定の手順で書込みができる、所定サイズのブロックに区切られた不揮発性の第1メモリと、前記ブロックと同サイズのブロックに区切られた読み書き可能な第2メモリとを有する記憶手段と、前記第1メモリのブロックを前記第2メモリのブロックに転送する転送手段と、前記第1メモリに付されたアドレスを、前記第2メモリに対応させて変換する変換手段と、前記第2メモリに転送されたブロックを、前記第1メモリに書き戻す書き戻し手段と、前記転送手段と前記書き戻し手段とを制御する制御手段と、を備えることを特徴とするメモリ制御装置。
IPC (2件)：
G06F 12/16 310
, G06F 12/00 570
