特許

J-GLOBAL ID：200903010255082788

不揮発性メモリ装置およびそのホットエレクトロンプログラムディスターブ防止方法

発明者： 朱 錫 鎮
出願人/特許権者： 株式会社ハイニックスセミコンダクター
代理人 (1件)： 中川 裕幸
公報種別：公開公報
出願番号（国際出願番号）：特願2005-354647
公開番号（公開出願番号）：特開2006-294205
出願日： 2005年12月08日
公開日（公表日）： 2006年10月26日
要約：

【課題】エッジワードラインに接続されたメモリセルと選択トランジスタ間の電気場を減らし、ホットエレクトロンによるプログラムディスターブを防止すること。【解決手段】ビットラインそれぞれに連結される第1トランジスタと共通ソースラインに連結される第2選択トランジスタとの間に直列に連結されるメモリセルのN本のワードラインの中の第1および第nエッジワードラインと、前記ビットラインの中の非選択ビットラインに接続される第1グループのメモリセルのチャネルを第1電圧にブーストさせる段階と、前記第1および第nエッジワードラインとプログラム対象ワードラインを除いた残りのワードラインと前記非選択ビットラインに接続される第2グループのメモリセルのチャネルを第2電圧にブーストさせる段階とを含み、前記第1電圧は前記第2電圧より低いことを特徴とする。【選択図】図8

請求項（抜粋）：

ビットラインそれぞれに連結される第1トランジスタと共通ソースラインに連結される第2選択トランジスタとの間に直列に連結されるメモリセルのN(Nは自然数)本のワードラインの中の第1および第nエッジワードラインと、前記ビットラインの中の非選択ビットラインに接続される第1グループのメモリセルのチャネルを第1電圧にブーストさせる段階と、 前記第1および第nエッジワードラインとプログラム対象ワードラインを除いた残りのワードラインと前記非選択ビットラインに接続される第2グループのメモリセルのチャネルを第2電圧にブーストさせる段階とを含み、 前記第1電圧は、前記第2電圧より低いことを特徴とする不揮発性メモリ装置のホットエレクトロンプログラムディスターブ防止方法。

IPC (3件)：

G11C 16/02 ,  G11C 16/04 ,  G11C 16/06

FI (3件)：

G11C17/00 611F ,  G11C17/00 622E ,  G11C17/00 633D

Fターム (9件)：

5B125BA02 ,  5B125CA19 ,  5B125DB12 ,  5B125EA05 ,  5B125EB02 ,  5B125EB10 ,  5B125EC06 ,  5B125EG02 ,  5B125FA06