メモリ間データ転送制御装置

発明者：
出願人/特許権者：
代理人 (1件)：佐藤幸男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-328109
公開番号（公開出願番号）：特開平9-146877
出願日： 1995年11月22日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】メモリのアドレスがミスアラインしている場合でもメモリ間の転送効率を向上させる。【解決手段】ソース側メモリの一回のアクセス単位のデータを格納するためのリードバッファ41,42を2面設ける。転送制御部44は、ソース側メモリのアドレスがミスアラインしている場合、ミスアラインしている部分を一方のリードバッファ41に、次のアラインしている部分を他方のリードバッファ42に格納する。また、転送制御部44は、デスティネーション側メモリのアドレスのアラインに一致するよう、リードバッファ41,42のデータを組み替え、そのデータをライトバッファ43に格納して、デスティネーション側メモリへのライトを行う。

請求項（抜粋）：

ソース側メモリとデスティネーション側メモリ間のダイレクト・メモリ・アクセス制御を行うメモリ間データ転送制御装置において、前記ソース側メモリに対する一回のリードアクセス単位のデータをそれぞれ格納するための二つのリードバッファと、前記デスティネーション側メモリへの一回のライトアクセス単位のデータを格納するためのライトバッファと、前記二つのリードバッファに対して、前記ソース側メモリからリードアドレスのアラインに一致した単位でそれぞれ異なるデータを格納すると共に、前記デスティネーション側メモリへのライトアドレスのアラインに一致するように、前記二つのリードバッファのデータに対して組み替えを行って、前記ライトバッファに格納する転送制御部とを備えたことを特徴とするメモリ間データ転送制御装置。

IPC (2件)：

G06F 13/28 310 , G06F 12/04 540

FI (2件)：

G06F 13/28 310 L , G06F 12/04 540 A

前のページに戻る