特許
J-GLOBAL ID：200903010279842600
マルチビットメモリセルのメモリ要素、マルチビットメモリセル及びその動作方法
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願2006-356710
公開番号（公開出願番号）：特開2007-184613
出願日： 2006年12月29日
公開日（公表日）： 2007年07月19日
要約：
【課題】多数抵抗状態を有する抵抗メモリ要素、抵抗メモリセル及びその動作方法、そして前記抵抗メモリ要素を適用したデータ処理システムを提供する。【解決手段】多数抵抗状態を示す抵抗メモリセルが提供される。この抵抗メモリセルは、高抵抗状態のとき、多数レベルの電流を印加することによって、多数レベルの電流に対応する多数レベルの抵抗状態に切り換えられる。その結果、抵抗メモリセルは、多数レベルの抵抗状態及び高い抵抗状態に切り換えられ、これらの状態に応じて情報を貯蔵することができる。【選択図】図3
請求項（抜粋）：
マルチビットメモリセルのメモリ要素において、
金属酸化膜を備え、
前記金属酸化膜の抵抗は、印加される電流に反応して第1抵抗状態から多数の他の抵抗状態のうちの対応する1つの抵抗状態に切り換え可能であり、前記第1抵抗状態の抵抗は前記多数の他の抵抗状態のそれぞれの抵抗より低いことを特徴とするメモリ要素。
IPC (4件)：
H01L 27/10
, H01L 45/00
, H01L 49/00
, G11C 11/15
H01L27/10 451
, H01L45/00 Z
, H01L49/00 Z
, G11C11/15 150
5F083FZ10
, 5F083JA38
, 5F083JA39
, 5F083JA60
, 5F083ZA21
