特許
J-GLOBAL ID：200903010291481117
電力制御回路及び電力制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
上野 英夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-113179
公開番号（公開出願番号）：特開平11-032488
出願日： 1998年04月23日
公開日（公表日）： 1999年02月02日
要約：
【要約】【課題】 負荷への供給電力を制御する制御回路において、高調波ノイズの発生を低減させる。【解決手段】 本発明によるパルス幅変調器は、疑似乱数発生器を備えており、疑似ランダムオフセット遅延605をアクティブハイ・パルス607に導入する。また、前段のデルタ・シグマ変調回路からのディジタル・パルスをパルスカウンタによって累算し、各変調期間におけるデューティサイクルを求める。これが50%を超える場合(期間2)はこれをパルス・プロトコル・インバータによってプロトコルを反転させる。図6において期間2におけるプロトコルがローアクティブ(609)になるが、この例のように直前の期間(期間1:ハイアクティブ)と現在の期間(期間2)でプロトコルが異なる場合、オフセット遅延(611)をゼロ化する。これによって、波形615のように直前の期間の信号レベルと整列するので、遷移数が減少する。
請求項（抜粋）：
スプリアス電磁エネルギの発生が低減するように、負荷に送られる電力を制御するための制御回路であって、第1の信号を受信して、複数のデジタル・パルスで前記第1の信号を表す第2の信号を発生するデルタ・シグマ変調器と、前記デルタ・シグマ変調器に結合されて、第1の時間期間にわたって前記第2の信号を累算し、これを第1のパルス振幅を備えた第3の信号として負荷に結合するパルス幅変調器とを備えており、前記第1のパルス振幅が前記第2の信号に関連づけられた第2の時間期間にわたって持続することを特徴とする制御回路。
IPC (4件)：
H02M 7/48
, H02M 3/00
, H03K 7/08
, H03M 3/02
H02M 7/48 F
, H02M 3/00 P
, H03K 7/08 Z
, H03M 3/02
