薄膜トランジスタ及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：青山葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-251415
公開番号（公開出願番号）：特開2003-068755
出願日： 2001年08月22日
公開日（公表日）： 2003年03月07日
要約：

【要約】【課題】オフ電流に関して優れた特性及び信頼性を有する薄膜トランジスタを簡単に作製すること。【解決手段】基板20上にゲート電極21、ゲート絶縁膜22、活性領域として働く真性非晶質シリコン層23、不純物含有非晶質シリコン層24を形成する。ソース電極251とドレイン電極252を互いに離間して形成する。不純物含有非晶質シリコン層24のうちソース電極251とドレイン電極252との間に存する部分をドライエッチングして真性非晶質シリコン層23の表面26を露出させる。真性非晶質シリコン層23の露出した表面26を保護膜27で覆う。上記ソース電極251とドレイン電極252を形成した後、不純物含有非晶質シリコン層24をドライエッチングする前に、不純物含有非晶質シリコン層24の表面を酸素含有プラズマに曝す。

請求項（抜粋）：

基板上にゲート電極と、ゲート絶縁膜と、活性領域として働く真性非晶質シリコン層とが積層され、上記真性非晶質シリコン層上にソース電極とドレイン電極とが互いに離間して設けられ、上記ソース電極、上記ドレイン電極と上記真性非晶質シリコン層との間に挟まれた不純物含有非晶質シリコン層を有する薄膜トランジスタにおいて、上記真性非晶質シリコン層の上記ゲート電極と反対側の表面が平滑化されるとともに、この表面を覆う保護膜を備えたことを特徴とする薄膜トランジスタ。

IPC (5件)：

H01L 21/336 , G02F 1/1368 , H01L 21/3065 , H01L 29/43 , H01L 29/786

FI (6件)：

G02F 1/1368 , H01L 29/78 627 A , H01L 29/62 G , H01L 21/302 L , H01L 29/78 618 Z , H01L 29/78 627 C

Fターム (80件)：

2H092JA26 , 2H092JA34 , 2H092JA37 , 2H092JA41 , 2H092JB57 , 2H092JB58 , 2H092KA05 , 2H092MA08 , 2H092MA12 , 2H092MA18 , 2H092MA37 , 2H092NA01 , 2H092NA22 , 4M104AA01 , 4M104BB01 , 4M104BB02 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB30 , 4M104BB36 , 4M104BB40 , 4M104CC01 , 4M104CC05 , 4M104DD37 , 4M104DD43 , 4M104DD65 , 4M104FF17 , 4M104FF18 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104GG20 , 4M104HH12 , 5F004AA11 , 5F004AA16 , 5F004DA00 , 5F004DA01 , 5F004DA02 , 5F004DA03 , 5F004DA26 , 5F004DB01 , 5F004EB08 , 5F110AA06 , 5F110BB01 , 5F110CC07 , 5F110DD02 , 5F110EE01 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE15 , 5F110EE44 , 5F110GG02 , 5F110GG15 , 5F110GG22 , 5F110GG25 , 5F110GG28 , 5F110GG29 , 5F110GG35 , 5F110GG45 , 5F110GG58 , 5F110HK01 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK07 , 5F110HK09 , 5F110HK16 , 5F110HK21 , 5F110HK22 , 5F110HK33 , 5F110HK35 , 5F110HK42 , 5F110NN02 , 5F110NN24 , 5F110NN35 , 5F110QQ04 , 5F110QQ09

前のページに戻る