特許

J-GLOBAL ID：200903010351126311

制御ロジック演算用遅延タイマ装置

発明者： 土屋 淳
出願人/特許権者： 三菱重工業株式会社
代理人 (1件)： 曾我 道照 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-063295
公開番号（公開出願番号）：特開平11-261393
出願日： 1998年03月13日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】 この発明は、タイマ設定時間を外部から動的に変更することのできる制御ロジック演算用遅延タイマ装置を得る。【解決手段】 所定時間による遅延動作を行うタイマ要素と、オンオフ信号からなる入力信号Siを取り込む入力端子T1と、オンオフ信号からなる出力信号Soを出力する出力端子T2とを有し、入力信号のオンタイミングを所定時間だけ遅延した出力信号を出力する制御ロジック演算用遅延タイマ装置において、数値信号からなる設定時間Tiを外部から取り込む第1の外部入力端子T3と、設定時間を所定時間としてタイマ要素にロードさせるための設定値初期化信号Nsを取り込む第2の外部入力端子T4とを備えた。

請求項（抜粋）：

所定時間による遅延動作を行うタイマ要素と、オンオフ信号からなる入力信号を取り込む入力端子と、オンオフ信号からなる出力信号を出力する出力端子とを有し、前記入力信号のオンタイミングを前記所定時間だけ遅延した前記出力信号を出力する制御ロジック演算用遅延タイマ装置において、数値信号からなる設定時間を外部から取り込む第1の外部入力端子と、前記設定時間を前記所定時間として前記タイマ要素にロードさせるための設定値初期化信号を取り込む第2の外部入力端子とを備えたことを特徴とする制御ロジック演算用遅延タイマ装置。