特許

J-GLOBAL ID：200903010372442426

半導体装置の製造方法

発明者： 音居 文雄 ,  本間 俊廣
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平6-242554
公開番号（公開出願番号）：特開平8-107211
出願日： 1994年10月06日
公開日（公表日）： 1996年04月23日
要約：

【要約】【目的】 チャネル部の結晶粒界を制御する。【構成】 シリコン基板11上に、シリコン酸化膜12、シリコン窒化膜13を順次形成する。次に、溝14を形成し、その上に多結晶シリコン15を形成する。多結晶シリコン膜15をエッチバックして、ゲート電極16を形成する。次に、ゲート絶縁膜17を形成する。ホトリソ・エッチングにより、ゲート電極16の部分にのみゲート絶縁膜17を残し、ゲート電極16以外の領域はシリコン窒化膜13を露出させた状態とする。その上に非晶質シリコン膜18a,18bを形成する。550 ゚C〜800 ゚CのN2 中で熱処理することにより、非晶質シリコン膜18a,18bは固相結晶化し多結晶シリコン膜となる。その後、多結晶シリコン膜をパターニングし、18aの領域をマスクして、18bの領域にイオン注入し、多結晶シリコンの薄膜トランジスタを形成する。

請求項（抜粋）：

基板上にゲート電極とゲート絶縁膜と多結晶シリコンの薄膜の活性領域とを備えた半導体装置の製造方法において、前記基板上の全面にシリコン窒化膜を形成する工程と、ゲート電極形成予定領域の前記シリコン窒化膜を除去して、溝を形成する工程と、前記溝の部分に前記ゲート電極を形成する工程と、前記ゲート電極上に選択的にシリコン酸化膜の前記ゲート絶縁膜を形成する工程と、全面に非晶質シリコン膜を形成する工程と、熱処理することにより前記非晶質シリコン膜を結晶化して、前記多結晶シリコンの薄膜の活性領域を形成する工程とを、順に施すことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/20

FI (2件)：

H01L 29/78 627 G ,  H01L 29/78 626 Z